Modul 3 TP 1
2. Gambar Rangkaian Simulasi[Kembali]
4. Prinsip Kerja Rangkaian[Kembali]
Rangkaian asynchronous binary counter ini bekerja dengan prinsip pembagi frekuensi (frequency divider). Setiap flip-flop di dalam IC counter akan membagi frekuensi clock yang masuk menjadi setengahnya. Bit paling rendah (Q0) membagi frekuensi clock input menjadi 2 (DIV2), lalu keluarannya digunakan untuk menghasilkan bit berikutnya (Q1) yang membagi lagi menjadi 5 (DIV5). Dengan cara ini, keluaran counter secara keseluruhan menunjukkan hasil hitungan biner yang bertambah satu setiap datangnya pulsa clock pada masing-masing DIV. DIV2 akan toggle dan DIV5 akan menghitung dari biner 0-4, pola nyala LED mencerminkan bilangan biner sesuai dengan hasil pembagian frekuensi dari clock utama.
Sementara itu, pada rangkaian kedua (1b), clock dan reset sudah dihubungkan sesuai dengan konfigurasi standar IC 74LS90 dan 7493 sebagai pembagi frekuensi. Dengan penyusunan ini, setiap keluaran menghasilkan pola biner yang runtut. Oleh karena itu, LED pada rangkaian kedua akan menyala mengikuti urutan hitungan biner yang benar mulai dari 0000, 0001, 0010, dan seterusnya tanpa loncatan angka.
Komentar
Posting Komentar